図１．秋月電子通商のＤＤＳキット

このＤＤＳキットを、周波数設定の心臓部ともいえるＰＬＬ回路の基準発振器として応用しましょう！
すなわち、ＰＬＬ＋ＤＳＳという豪華な発振回路を作って、ＤＤＳ単体では最高周波数が１７．５ＭＨｚ以下しか出ないとか、波形の歪みが大きいといった欠点を解消します。是非、応用テクニックをマスターし、ＤＤＳキットの性能をＵＰさせてください。

（注）秋月にはＤＤＳコントロールキットもありますが、当ホームページでご紹介するマイコン制御部は、ＰＬＬと組み合わせてコントロールする回路を別途製作しますので、ＤＤＳコントロールキットは必要ありません。

ＤＤＳの基本動作
まずＤＤＳの製作に入る前に、ＤＤＳの基本について把握しておきましょう。
ＤＤＳとは，ダイレクト・ディジタル・シンセサイザ（Ｄｉｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｓｙｎｔｈｅｓｉｚｅｒ）の略で，日本語訳はディジタル直接合成発振器となります。図２に一般的なＤＤＳのブロック図と、図３に動作図を示します。ＤＤＳは，基準クロック，アドレス演算器，1周期分の波形データをもった波形メモリ，Ｄ−Ａコンバータ，ＬＰＦ（Low-Pass Fi1ter）により構成されます。

図２．一般的なＤＤＳのブロック図

図３．　ＤＤＳの基本動作

動作原理はつぎのようになります。
まず，基準クロックを用いてリアルタイムで位相を求めるアドレス演算器によりアドレスを発生します。波形メモリには1周期分の波形が記憶されているので，波形メモリのアドレスは波形の位相に相当します。基準クロックに同期して，波形メモリからデータを呼び出し，そのデータをＤ−ＡコンバータおよびＬＰＦによりアナログ波形に変換します。アドレス演算器は，Ｙの値でオーバ・フローするＮビットのフルアダーとラッチにより構成され，基準クロックＦｃｌｋに同期して位相増加分Ｘを積算します。これをフェーズ・アキュムレータといいます。
出力周波数Ｆｏｕｔはつぎの式で得られます。

Ｆｏｕｔ＝（Ｘ／Ｙ）×Ｆｃｌｋ　・・・式（１）

たとえぱ10ビットのフェーズ・アキュムレータを使用し，基準クロックを10.24ＭＨｚとすれぱ，
　Ｙ＝2の10乗＝1024
　Ｆｃｌｋ＝10.24ＭＨｚ
Ｘ＝１とすると，
　Ｆｏｕｔ＝（1／1024）×10.24ＭＨｚ
　＝10ｋＨｚ
Ｘ＝33とすると，
　Ｆｏｕｔ＝（33／1024）×10.24ＭＨｚ
　＝330ｋＨｚ
Ｘ＝200とすると，
　Ｆｏｕｔ＝（200／1024）×10.24ＭＨｚ
　＝2ＭＨｚ
　このように，位相増加分Ｘの値を設定するだけで任意の周波数Ｆｏｕｔを発生することができます。
　ここで，設定可能な下限周波数と周波数分解能Ｆｒｅｓは，

Ｆｒｅｓ＝Ｆｃｌｋ／Ｙ　・・・式（２）

で表されます。
したがって，原理的にはＹの値を大きくしていけぱ分解能はいくらでも高くすることができます。
また，上限周波数はＤＤＳのサンプリング周波数ｆｓで決定され，原理的にはサンプリング定理によるｆｓ／2ですが，信号源としての波形品位（アンチエイリアシング・フィルタのしゃ断特性や周波数特性，スプリアスなど）を確保するためには，ｆｓ／4以下が実用範囲となります。したがって、数十ＭＨｚ程度の発振回路に制限され、周波数が高くなるほど波形品位は低下します。


まず秋月のＤＤＳキットを組み立てる前に・・・
製作の前に、マイコンとのインターフェースを決めておきましょう。ＤＤＳキットは使用用途に応じてパラレル及びシリアルコントロールモードが選択できます。ＡＫＩ−Ｈ８などのＩ／Ｏポートが豊富なマイコンでしたらパラレル・モードでも良いかと思います。パラレル・モードにすると、Ｐ０（ＬＳＢ）〜Ｐ２５（ＭＳＢ）の２６ポート必要になります。秋月としてはパラレル・モードの場合は、オンボードのディップスイッチを付け、スタンドアローンで使うことを想定しているようです。マイコンなどで外部からコントロールする場合はシリアル・モードを推奨しているようです。設定の切り替えはジャンパーピンで行います。ここでは接続が簡単のため、シリアルモードを前提に作製していきます。
ＤＤＳキットに付属のパーツは評価用に選定されてもので、実際には使用目的に応じて定数を変更する必要があります。具体的に大きく分けて無線などの高周波領域、オーディオ等の低周波領域の２通りがありますが、キットでは高周波向けのセットになっているようです。


ＤＤＳキットの特徴

1. ウエルパイン社製の新開発ＤＤＳ用ＬＳＩを用いて、最高１７．５ＭＨｚを出力します。（但し、ＤＤＳクロック７０ＭＨｚ時）--->最高周波数が数十ＭＨｚまでしか出せないという欠点があるため、当ホームページではＰＬＬ回路と組み合わせて数ＧＨｚの発振回路を作ります。
2. 最小分解能クロック６７．１０８８６４ＭＨｚ（２^２６Ｈｚ）入力時には１Ｈｚステップ。--->これをＰＬＬ単体で実現するには困難でした。ＰＬＬ回路の基準発振器にＤＤＳ回路を応用することで、ステップ周波数を細かくできます。
3. 出力周波数の設定はパラレル、シリアル両対応ですので、オンボードディップスイッチによるスタンドアローン動作から、ＡＫＩ８０、ＡＫＩ−Ｈ８、ＰＩＣマイコン、コンピュータなどでのコントロールが可能です。
4. 従来のＰＬＬ方式と比較して周波数の切り替えが数１０ナノ秒以下と非常に高速です。
5. 出力波形は１０ビット分解能のＤ／Ａコンバータ構成でオーディオから高周波帯域まで使用可能です。特に低周波領域ではきれいなサイン波が得られます。
6. 高速位相比較器（ｆｍａｘ＝２０ＭＨｚ）を内蔵していますので、高分解能のＰＬＬを簡単に構成できます。
7. ＋５Ｖ単一電源動作，消費電流２００ｍＡ程度

ウエルパイン社製ＤＤＳ用ＬＳＩの仕様

ＤＤＳ−ＬＳＩは、シリアルモード時には、コマンドにて１〜４ＣＨ間でのメモリーに、書き込み、読み出しが単独又は、連動して行えます。例えば、１ＣＨに書き込んで、それと同時に１ＣＨを読み出すコマンド（コマンドＣ）を使えば、書き込んだ周波数が直ちに出力されます。１ＣＨを読み出しに指定しておき（コマンド８）、２ＣＨに周波数を書き込む（コマンド５）と、出力は１ＣＨの周波数のまま変化しません。このメモリーを利用すると、１〜４ＣＨまでに予め異なる周波数を書き込んでおき、読み出すメモリを変えることにより、ＦＳＫなどに利用できます。また、出力を止めたいときには、ＤＡ−ＯＦＦのコマンド（コマンド０）を、出力を再開したいときには、ＤＡ−ＯＮのコマンド（コマンド１）で可能です。

ウエルパイン社製ＤＤＳ用ＬＳＩのピン配置

図４．ＤＤＳ用ＬＳＩチップのピン配置図

ウエルパイン社製ＤＤＳ用ＬＳＩのピン・ファンクション

（注意事項）　この注意事項は、必ず守ってください。

1. シリアル、パラレルモードの設定は、どちらか必ず設定すること。
2. シリアルモード時には、Ｐ０〜Ｐ２５のパラレル入力が出力に切り替わるので、この２６本をＶＣＣやＧＮＤに直接接続しないこと。１０ｋΩプルアップは可。
3. シリアルモード時、チップセレクト３本はＶＣＣには直接接続しないこと。ＶＣＣに１０ｋΩプルアップするか、ＧＮＤに接続すること。
4. パラレルモード時、３本のシリアル入力はＶＣＣに１０ｋΩプルアップすること。
5. パラレルモード時、３本のチップセレクト入力はＶＣＣに１０ｋΩプルアップするか、ＧＮＤに接続すること。
6. 位相比較器入力のＰＤＲとＰＤＩは、未使用時はＶＣＣに１０ｋΩプルアップするか、ＧＮＤに接続すること。
7. クロック入力、位相比較器入力、シリアル入力など、入力ピンに信号を入力する場合ＤＤＳ−ＬＳＩにＶＣＣを加えた後に入力すること（同時は可）。　また、入力信号はＧＮＤ〜ＶＣＣまでとすること。
8. ＴＥＳＴ２９〜３１端子は、シリアルモード時、オープンまたはＶＣＣに１０ｋΩプルアップすること。パラレルモード時，ＶＣＣに１０ｋΩプルアップするか、ＧＮＤに接続すること。

ＤＤＳキット回路図

図５．　ＤＤＳキット回路図

ＤＤＳキットで使用する端子はシリアルモードですので、（１）ＳＴＢ、（２）ＤＡＴＡ、（３）ＳＣＫの３つの入力信号及び（４）ＧＮＤ端子をＰＩＣマイコン等へ接続します。出力は（１６）ＯＵＴからＤＤＳ信号を取り出します。


ＤＤＳキット・パーツリスト

その他パーツのピン配置

図６．　パーツのピン配置図

それでは秋月のＤＤＳキットを組み立てよう！
当キットの製作例は、シリアルコントロールモードとして組み立てます。シリアルモードではディップスイッチを除くすべての部品を取り付けることになります。但し、ローパスフィルタ部（Ｌ１〜Ｌ３，Ｃ１２〜Ｃ１５）は使用周波数によって部品を設定する必要があります。
Ｐ０〜Ｐ２５のパラレル入力はすべて出力となりますので、もしディップスイッチを付けてしまっている場合には、必ず全ての（２４ヶ）のスイッチをＯＦＦの状態にしてください。ＯＮのままですとデバイスを破壊してしまうかもしれません。各部品とも極力足を短く取り付けます。シリアル／パラレル設定ジャンパーは、シリアル側（基板上に　Ｓ　のシルク）をジャンパーします。チップセレクト端子（ＣＳ０〜ＣＳ２）は、オープンでかまいません。
Ｘ’ｔａｌオシレータ（Ｘ１）は、シルク印刷のマーク印●が１番ピンになります。図６のＸ’ｔａｌオシレータの１番ピンの配置ですが、部品の四隅をよく見ると、角が１カ所だけ丸くない部分があります。実装用オシレータ（６７．１０８８６４ＭＨｚ）を取り付けます。出力はＯＵＴ端子、電源は電源端子（＋５Ｖ）です。シリアル入力端子にＰＩＣマイコン等からの信号線を入力します。


ローパスフィルタの設計
Ｄ／Ａコンバータの出力の後には、２ＳＫ１２５からなるソースフォロワのバッファアンプ回路が入り、３次のπ型ローパスフィルタにより基本波（出力周波数）の高次を除去しています。ローパスフィルタ部（Ｌ１〜Ｌ３，Ｃ１２〜Ｃ１５）は使用周波数によって部品を設定する必要があります。実装用オシレータ（６７．１０８８６４ＭＨｚ）を取り付けるため、最高周波数で約１７ＭＨｚ（１６．７７７２１５ＭＨｚ）までとなります。よってカットオフ周波数ｆｃ＝１７ＭＨｚとして設計します。算出方法は以下のようにします。

（１）インダクタンスの算出
Ｌ１　＝　Ｌ２　＝　Ｌ３　＝　Ｚ／２πｆｃ　≒　０．５μＨ
（２）キャパシタンスの算出
Ｃ12　＝　Ｃ13／２　＝　Ｃ14／２　＝　Ｃ15　＝　１／２πｆｃＺ　≒　１８０ｐＦ

但し、Ｚ＝５０Ω、ｆｃ＝１７．５ＭＨｚとする。

（注意）
ところで表４のパーツリストですが、秋月付属のＬ１〜Ｌ３，Ｃ12〜C15は、ｆｃ＝８ＭＨｚを前提にして設計された部品なので取り付けられません。付けた場合には、８ＭＨｚ以上の発振周波数は減衰してしまいます。

---

---

PC用眼鏡【管理人も使ってますがマジで疲れません】 解約手数料０円【あしたでんき】 Yahoo 楽天 NTT-X Store

無料ホームページ 無料のクレジットカード 海外格安航空券 ふるさと納税 海外旅行保険が無料！ 海外ホテル